フランス、グルノーブル- Media OutReach - 2020年5月22日 - Teledyne e2vは本日、プログラマブルロジック技術における進化に対応し、同社のデータコンバータのポートフォリオと併せて、これを支える高速シリアライザ/デシリアライザ（SERDES）技術を強化したことを発表しました。

Teledyne-e2vは、業界で幅広く使用されているXilinxの20nm Kintex UltraScale KU060 FPGAの補完製品として、マルチチャネルのアナログ－デジタル・コンバータ（ADC）およびデジタル－アナログ・コンバータ（DAC）ソリューションの提供を開始します。いずれもさまざまなグレードのクラスで利用でき、衛星通信や地球観測、ナビゲーションや科学ミッションなどに適した堅牢で放射線耐性を持った宇宙バージョンまで対応します。

新しいデータコンバータは、それぞれKU060シリーズ向けにモディファイされた高速シリアル・インターフェースプロトコルESIstreamを組み込むことで、付属するFPGAとの相互稼動性を実現します。12.5GbpsのデータレートをサポートするESIstreamは、データ効率とシリアルリンクの遅延レベル短縮の両面で、業界トップクラスの動作パラメータを実現するうえ、マルチレーン同期やマルチデバイス同期も容易にします。

ESIstreamは元々Teledyne-e2vのエンジニアによって開発されたものの、Teledyne-e2v単独ではなく、幅広く高性能FPGAシステムの設計に採用することを奨励して、サンプリングレートの引き上げに対応しながらも、オーバーヘッドを最小限に抑えられるようにすることを目指しています。ESIstreamはライセンスフリーで使用でき、顧客はソースコードをダウンロードして、顧客特有の要件（冗長構造の強化など）に適合するよう変更を加えることができます。

KU060 FPGA シリーズと連結したTeledyne e2vのデータコンバージョンプラットフォームの有効性について完全な検証が行われています。テストはTeledyne e2vのエンジニアがXilinx の主要なエコシステムパートナーであるAlphadata の評価ボードADA-SDEV-KIT2で、8レーンのESIstreamを用いて行いました。

Teledyne e2v　半導体部門のFPGAインターフェース担当プロダクトアプリケーションエンジニア、ステファン・ブレイス（Stéphane Breysse）は次のように述べています。「最新の高密度ハードウェアの実装はスペースに制約があり、シリアルインターフェースにおけるプログラマブル・ロジック・ファブリックの割り当てエリアを縮小する必要があります。その点で、当社のデータコンバータ製品全体にESIstream IPを追加することは非常に大きな意味があります。これにより、さらに高度な最適化を実現して利用可能なプログラマブル・ロジック・アセットをより有効活用できるようにすると同時に、優れた信頼性特性を実現することができます。」